摘 要

本发明提供了一种DDR3 PHY SSTL15输出驱动电路，所述输出驱动电路包括：至少一个输出模块，各个所述输出模块并行连接；其中，每个所述输出模块包括：前驱动电路和后驱动电路；前驱动电路包括：六个非门、四个与非门、两个多选一电路、n个第一输出转换电路和n个第二输出转换电路，后驱动电路包括：n个NMOS组、n个PMOS组和两个二极管。本发明提供的DDR3 PHY SSTL15输出驱动电路实现了能够输出DDR3 PHY SSTL15的待发送数据。并且能够分别处于发送状态和接收状态，处于发送状态时通过前驱动电路输出待发送数据，处于接收状态时后驱动电路输出高阻状态用于阻抗匹配。

背景技术

[0002] DDR3 PHY是用来连接DDR3SDAM存储器和DDR3存储控制器的必备桥梁。DDR3 PHY包 括DDL、PLL、发送器、接收器、SSTL输入驱动电路、SSTL输出驱动电路等等。其中，SSTL输出驱 动电路主要用于输出DDR3 PHY的待发送数据。

[0003] SSTL 15是一种比较常用的SSTL接口，然而，发明人经研究发现，在现有技术中并 不存在DDR3 PHY SSTL15输出驱动电路。